module mypll
(
	//=========================< Port Name >==============================
	//input
	input 	  	wire 					data				,
	input 	  	wire 					enable				,
		                                                    
	//output	                                            
	output		wire						q				
);

assign q = (enable == 1'b1)? data:q;
		
endmodule
